在2017年度IEEE國際電子組件會議(IEDM)上，Intel與Globalfoundries分別介紹了讓人眼前一亮的新一代工藝技術(shù)細(xì)節(jié)...

在近日于美國舊金山舉行的2017年度IEEE國際電子組件會議(International Electron Device Meeting，IEDM)上，英特爾(Intel)透露了將在10納米工藝節(jié)點的部分互連層采用鈷(cobalt)材料之計劃細(xì)節(jié)，Globalfoundries則是介紹該公司將如何首度利用極紫外光(EUV)微影技術(shù)決戰(zhàn)7納米工藝節(jié)點。

Intel表示將在10納米節(jié)點互連的最底部兩個層采用鈷，以達(dá)到5至10倍的電子遷移率改善，以及降低兩倍的通路電阻(via resistance)。市場研究機構(gòu)VLSI Research董事長暨首席執(zhí)行官G. Dan Hutcheson表示，這是第一次有芯片制造商分享將鈷材料應(yīng)用于工藝技術(shù)的計劃細(xì)節(jié)，這種易碎金屬一直被視為具潛力的介電質(zhì)候選材料。

Globalfoundries先前就表示將在7納米節(jié)點采用EUV，該公司介紹了一個完全以浸潤式光學(xué)微影為基礎(chǔ)的平臺，但被設(shè)計成能在特定層級導(dǎo)入EUV，以改善周期時間與制造效率；該公司首席技術(shù)官暨全球研發(fā)副總裁Gary Patton在接受EE Times采訪時表示，EUV仍有一些問題需要解決，包括光罩護(hù)膜(pellicle)以及檢測技術(shù)。Globalfoundries目前在紐約州北部的Fab 8晶圓廠安裝了第一套EUV量產(chǎn)工具。

Hutcheson接受EE Times訪問時表示，他對于Intel與Globalfoundries 在IEDM上的技術(shù)簡報印象深刻，不過也補充指出，對硬底子技術(shù)專業(yè)人士來說，技術(shù)細(xì)節(jié)的缺乏還是令人失望，但芯片業(yè)者通常會希望保留專有技術(shù)信息：“這些人不會愿意放棄任何東西；”他還表示，兩家公司都展示了新技術(shù)在邏輯晶體管密度方面的提升，與前一代技術(shù)相較可達(dá)到兩倍以上，這意味著產(chǎn)業(yè)界仍然跟隨著摩爾定律(Moore’s Law)腳步。

Intel與Globalfoundries先前都曾發(fā)表最新工藝技術(shù)；Intel的10納米節(jié)點是在3月首度亮相，采用自我校準(zhǔn)四重圖形(self-aligned quadruple patterning，SAQP)技術(shù)，為鰭片寬度7納米、高度46納米，間距34納米的FinFET結(jié)構(gòu)。

Globalfoundries則是在9月首度發(fā)表7納米工藝，采用SAQP制作鰭片，并以雙重圖形進(jìn)行金屬化，號稱與該公司授權(quán)自三星(Samsung)的14納米工藝相較，其邏輯密度提升了2.8倍、性能提高40%、功耗降低55%。Intel與Globalfoundries的工藝都支持多電壓臨界值(multiple voltage thresholds)。

介電質(zhì)材料點燃新戰(zhàn)火

Intel將在10納米節(jié)點以鈷進(jìn)行觸點金屬化(contact metallization)，可能會成為先進(jìn)半導(dǎo)體工藝戰(zhàn)場上的差異化特點；Globalfoundries則將在7納米節(jié)點繼續(xù)采用半導(dǎo)體產(chǎn)業(yè)在過去幾個節(jié)點使用的銅/低介電材料(low-k dielectrics)。

Globalfoundries的Patton與負(fù)責(zé)介紹7納米技術(shù)的技術(shù)團隊杰出成員Basanth Jagannathan在IEDM簡報后接受EE Times采訪時表示，繼續(xù)采用銅/低介電材料是因為其具備可靠度優(yōu)勢，能降低技術(shù)復(fù)雜度與良率風(fēng)險：“銅材料仍有很大的利用空間。

BJagannathan_Glofo_150 Basanth Jagannathan

另一個Globalfoundries工藝技術(shù)的顯著差異特性，是在后段金屬化采用雙重圖形；對此Jagannathan在簡報中說明，利用SAQP可能供密度優(yōu)勢，但會對客戶仰賴的靈活性有嚴(yán)重妨礙?！拔覀兲峁┑氖蔷A代工技術(shù)，”他指出：“需要迎合各種不同的設(shè)計?！盤attom則對EE Times表示，在后段工藝?yán)^續(xù)采用雙重圖形，“不代表我們密度不夠，并不是一切都與間距有關(guān)；我們是以另一種有點不同的方法達(dá)成密度目標(biāo)?！?

在IEDM上，Intel除了透露10納米工藝細(xì)節(jié)，還提供了另外一篇論文介紹22納米FinFET低功耗工藝技術(shù)，也讓VLSI Research的Hutcheson印象深刻；他表示，這種工藝──被視為手機與RF應(yīng)用之理想選擇──說明了一種新趨勢，就是晶圓代工業(yè)者正紛紛“走回頭路”，優(yōu)化較舊工藝節(jié)點。

Globalfoundries的Patton在今年的IEDM還獲頒IEEE Frederik Philips獎項，表彰他對產(chǎn)業(yè)界的影響力以及領(lǐng)導(dǎo)開發(fā)先進(jìn)微電子技術(shù)、推動合作研發(fā)計劃的成就；他表示他第一次參加IEDM的時候還是學(xué)生，而且已經(jīng)是35年前的事了。

Gary-Patton Globalfoundries首席技術(shù)官Gary Patton

2017-12-13  來源：EET電子工程專輯 

文章關(guān)鍵詞： 韋爾股份  香港華清電子(集團)有限公司  半導(dǎo)體工藝