首 頁
關(guān)于華清
產(chǎn)品中心
新聞資訊
方案
支持與下載
人力資源
聯(lián)系我們
超越摩爾定律 芯片堆疊技術(shù)正夯
在8月下旬于美國硅谷舉行的年度Hot Chips大會(huì)上，Intel與Xilinx分享了芯片堆疊技術(shù)的最新進(jìn)展...
美國的一項(xiàng)研究專案旨在培育一個(gè)能以隨插即用的“小芯片(chiplet)”來設(shè)計(jì)半導(dǎo)體的生態(tài)系統(tǒng)；而在此同時(shí)，英特爾(Intel)和賽靈思(Xilinx)等廠商則是使用專有封裝技術(shù)，來讓自己的FPGA產(chǎn)品與競(jìng)爭(zhēng)產(chǎn)品有所差異化。
在未來八個(gè)月，美國國防部高等研究計(jì)劃署(DARPA)的“CHIPS”(Common Heterogeneous Integration and Intellectual Property Reuse Strategies)專案，期望能定義與測(cè)試開放芯片介面(open chip interfaces)，并在三年內(nèi)讓許多公司運(yùn)用該連結(jié)介面來打造各種復(fù)雜的零組件。
英特爾已經(jīng)參與此項(xiàng)專案，其他廠商預(yù)計(jì)也會(huì)馬上跟進(jìn)；這位x86架構(gòu)的巨擘正在內(nèi)部爭(zhēng)論是否要公開部份的嵌入式多芯片互連橋接技術(shù)(embedded multi-die interconnect bridge，EMIB)，而在8月下旬于美國硅谷舉行的年度Hot Chips大會(huì)上，英特爾公布了目前EMIB技術(shù)的大部分細(xì)節(jié)。
Xilinx為CCIX (Cache Coherent Interconnect for Accelerators)互連架構(gòu)的領(lǐng)導(dǎo)者，該公司的一些高階主管表達(dá)了對(duì)于該DARPA專案的興趣，并宣布其第四代FPGA使用臺(tái)積電(TSMC)專有的CoWoS 2.5D封裝技術(shù)。然而究竟哪一種方式能為主流半導(dǎo)體設(shè)計(jì)降低成本、帶來高頻寬連接，至今尚不明朗。
使用有機(jī)基板(organic substrate)的多芯片模組(MCM)已經(jīng)行之有年，除了相對(duì)較低密度的問題，有些供應(yīng)商正在想辦法降低成本。臺(tái)積電率先推出了一種扇出型(fan out)晶圓級(jí)封裝，用來封裝蘋果(Apple)最新iPhone手機(jī)中的應(yīng)用處理器及其記憶體，該技術(shù)提供比多芯片模組技術(shù)更大的密度，但用來連結(jié)處理器仍不夠力。
高階的AMD與Nvidia繪圖芯片已經(jīng)和Xilinx一樣，使用像是CoWoS的2.5D技術(shù)，將處理器與記憶體堆疊連結(jié)在一起；不過一位曾拒絕在Xbox上使用此技術(shù)的微軟(Microsoft)資深工程師提到，目前這些技術(shù)對(duì)于消費(fèi)性電子產(chǎn)品來說仍太過昂貴。
如同微軟，AMD的Epyc伺服器處理器不考慮采用相對(duì)昂貴的2.5D 堆疊技術(shù)，此處理器是由有機(jī)基板上的四顆裸晶(die)所組成。在Hot Chip大會(huì)上介紹該芯片的AMD代表Kevin Lepa表示：“較傳統(tǒng)的多芯片模組是較為人知的技術(shù)，成本更低…某些方面(效能)會(huì)有所犧牲，但我們認(rèn)為這是可以接受的。”
一些人希望DARPA的研發(fā)專案能盡速解決復(fù)雜的技術(shù)與商業(yè)瓶頸，Xilinx的一位資深架構(gòu)師即表示：“我們希望小芯片能變成更像是IP?！?br />
在2014年，英特爾首先將其EMIB技術(shù)形容為功能媲美2.5D堆疊技術(shù)、但成本更低的方案，某部分是因?yàn)樗皇褂靡徊糠莸墓柚薪閷?silicon-interposer)來連接任何尺寸的裸晶兩端。Altera在被英特爾并購前嘗試過該技術(shù)，其現(xiàn)在出貨的高階Stratix FPGA使用EMIB來連結(jié)DRAM堆疊與收發(fā)器。
EMIB介面與CCIX進(jìn)展
在Hot Chips大會(huì)上，英特爾介紹了兩種采用EMIB技術(shù)的介面，其一名為UIB，是以一種若非Samsung就是SK Hynix使用的DRAM堆疊Jedec連結(jié)標(biāo)準(zhǔn)為基礎(chǔ)；另外一個(gè)稱作AIB，是英特爾為收發(fā)器開發(fā)的專有介面，之后廣泛應(yīng)用于類比、RF與其他元件。
對(duì)于EMIB來說，這兩者都是相對(duì)較簡(jiǎn)單的平行I/O電路，英特爾相信比起串列連結(jié)介面，可以有較低的延遲性與較好的延展擴(kuò)充性(Scaling)。到目前為止，采用上述兩種介面的模組已經(jīng)在英特爾的3座晶圓廠以6種制程節(jié)點(diǎn)進(jìn)行過設(shè)計(jì)。
英特爾還未決定是否將公布AIB，也就是將之轉(zhuǎn)為開放原始碼；該介面在實(shí)體層的可編程速度可高達(dá)2 Gbps，即在一個(gè)EMIB連結(jié)上支援2萬個(gè)連接。
英特爾FPGA部門的高級(jí)架構(gòu)師Sergey Shuarayev表示：“純粹就頻寬來說是很大的，而且我們可以建立龐大的系統(tǒng)──比光罩更大；”他表示EMIB元件頻寬會(huì)比2.5D堆疊大6倍。此外密度也會(huì)提高，新一代的EMIB技術(shù)將支援35微米(micron)晶圓凸塊，現(xiàn)今在實(shí)驗(yàn)室中使用10mm連接的情況下，密度比目前使用的55mm凸塊高出2.5倍。
Shuarayev認(rèn)為EMIB技術(shù)能被用以連結(jié)FPGA與CPU、資料轉(zhuǎn)換器與光學(xué)零組件，比起2.5D堆疊技術(shù)來說，成本更低、良率更高；他補(bǔ)充說明，部分原因是它能從FPGA中移除難以處理的類比區(qū)塊。
Xilinx則在Hot Chips大會(huì)上推出VU3xP，為第四代的芯片堆疊方案，包含最多3個(gè)16奈米FPGAs與兩個(gè)DRAM堆疊；估計(jì)明年4月前可提供樣品。這也是第一款使用CCIX介面的芯片方案，支援四個(gè)連結(jié)主處理器與加速器的一致性連結(jié)(coherent links)。
基于PCIe架構(gòu)的CCIX最初運(yùn)作速度為25 Gbits/s，有33家公司支援此介面，目前IP方面由Cadence與Synopsys提供；Xilinx副總裁Gaurav Singh表示：“有許多處理器正導(dǎo)入此標(biāo)準(zhǔn)。”此外，Xilinx采用堅(jiān)固的AXI開關(guān)，自行設(shè)計(jì)了DRAM堆疊區(qū)的連接(如下)方式，與各種記憶體控制器互通。
英特爾與Xilinx都提到了設(shè)計(jì)模組化芯片時(shí)所面臨的一些挑戰(zhàn)。CoWoS制程要求芯片的最大接面溫度維持在攝氏95度以下；Singh提到，DRAM堆疊每減少一層，溫度大約會(huì)提高兩度；Shumarayev則表示，英特爾要求芯片供應(yīng)商為堆疊出貨的裸晶都是KGD (known good die)，因?yàn)榉庋b壞晶粒的成本問題一直是多芯片封裝市場(chǎng)的困擾。
2017-09-04 來源：半導(dǎo)體行業(yè)觀察
美國的一項(xiàng)研究專案旨在培育一個(gè)能以隨插即用的“小芯片(chiplet)”來設(shè)計(jì)半導(dǎo)體的生態(tài)系統(tǒng)；而在此同時(shí)，英特爾(Intel)和賽靈思(Xilinx)等廠商則是使用專有封裝技術(shù)，來讓自己的FPGA產(chǎn)品與競(jìng)爭(zhēng)產(chǎn)品有所差異化。
在未來八個(gè)月，美國國防部高等研究計(jì)劃署(DARPA)的“CHIPS”(Common Heterogeneous Integration and Intellectual Property Reuse Strategies)專案，期望能定義與測(cè)試開放芯片介面(open chip interfaces)，并在三年內(nèi)讓許多公司運(yùn)用該連結(jié)介面來打造各種復(fù)雜的零組件。
英特爾已經(jīng)參與此項(xiàng)專案，其他廠商預(yù)計(jì)也會(huì)馬上跟進(jìn)；這位x86架構(gòu)的巨擘正在內(nèi)部爭(zhēng)論是否要公開部份的嵌入式多芯片互連橋接技術(shù)(embedded multi-die interconnect bridge，EMIB)，而在8月下旬于美國硅谷舉行的年度Hot Chips大會(huì)上，英特爾公布了目前EMIB技術(shù)的大部分細(xì)節(jié)。
Xilinx為CCIX (Cache Coherent Interconnect for Accelerators)互連架構(gòu)的領(lǐng)導(dǎo)者，該公司的一些高階主管表達(dá)了對(duì)于該DARPA專案的興趣，并宣布其第四代FPGA使用臺(tái)積電(TSMC)專有的CoWoS 2.5D封裝技術(shù)。然而究竟哪一種方式能為主流半導(dǎo)體設(shè)計(jì)降低成本、帶來高頻寬連接，至今尚不明朗。
英特爾將EMIB (中間)定位為電路板與裸晶之間的連接技術(shù)（來源：Intel）
使用有機(jī)基板(organic substrate)的多芯片模組(MCM)已經(jīng)行之有年，除了相對(duì)較低密度的問題，有些供應(yīng)商正在想辦法降低成本。臺(tái)積電率先推出了一種扇出型(fan out)晶圓級(jí)封裝，用來封裝蘋果(Apple)最新iPhone手機(jī)中的應(yīng)用處理器及其記憶體，該技術(shù)提供比多芯片模組技術(shù)更大的密度，但用來連結(jié)處理器仍不夠力。
高階的AMD與Nvidia繪圖芯片已經(jīng)和Xilinx一樣，使用像是CoWoS的2.5D技術(shù)，將處理器與記憶體堆疊連結(jié)在一起；不過一位曾拒絕在Xbox上使用此技術(shù)的微軟(Microsoft)資深工程師提到，目前這些技術(shù)對(duì)于消費(fèi)性電子產(chǎn)品來說仍太過昂貴。
如同微軟，AMD的Epyc伺服器處理器不考慮采用相對(duì)昂貴的2.5D 堆疊技術(shù)，此處理器是由有機(jī)基板上的四顆裸晶(die)所組成。在Hot Chip大會(huì)上介紹該芯片的AMD代表Kevin Lepa表示：“較傳統(tǒng)的多芯片模組是較為人知的技術(shù)，成本更低…某些方面(效能)會(huì)有所犧牲，但我們認(rèn)為這是可以接受的。”
一些人希望DARPA的研發(fā)專案能盡速解決復(fù)雜的技術(shù)與商業(yè)瓶頸，Xilinx的一位資深架構(gòu)師即表示：“我們希望小芯片能變成更像是IP?！?br />
在2014年，英特爾首先將其EMIB技術(shù)形容為功能媲美2.5D堆疊技術(shù)、但成本更低的方案，某部分是因?yàn)樗皇褂靡徊糠莸墓柚薪閷?silicon-interposer)來連接任何尺寸的裸晶兩端。Altera在被英特爾并購前嘗試過該技術(shù)，其現(xiàn)在出貨的高階Stratix FPGA使用EMIB來連結(jié)DRAM堆疊與收發(fā)器。
EMIB介面與CCIX進(jìn)展
在Hot Chips大會(huì)上，英特爾介紹了兩種采用EMIB技術(shù)的介面，其一名為UIB，是以一種若非Samsung就是SK Hynix使用的DRAM堆疊Jedec連結(jié)標(biāo)準(zhǔn)為基礎(chǔ)；另外一個(gè)稱作AIB，是英特爾為收發(fā)器開發(fā)的專有介面，之后廣泛應(yīng)用于類比、RF與其他元件。
英特爾的AIB介面內(nèi)部架構(gòu)（來源：Intel）
對(duì)于EMIB來說，這兩者都是相對(duì)較簡(jiǎn)單的平行I/O電路，英特爾相信比起串列連結(jié)介面，可以有較低的延遲性與較好的延展擴(kuò)充性(Scaling)。到目前為止，采用上述兩種介面的模組已經(jīng)在英特爾的3座晶圓廠以6種制程節(jié)點(diǎn)進(jìn)行過設(shè)計(jì)。
英特爾還未決定是否將公布AIB，也就是將之轉(zhuǎn)為開放原始碼；該介面在實(shí)體層的可編程速度可高達(dá)2 Gbps，即在一個(gè)EMIB連結(jié)上支援2萬個(gè)連接。
英特爾FPGA部門的高級(jí)架構(gòu)師Sergey Shuarayev表示：“純粹就頻寬來說是很大的，而且我們可以建立龐大的系統(tǒng)──比光罩更大；”他表示EMIB元件頻寬會(huì)比2.5D堆疊大6倍。此外密度也會(huì)提高，新一代的EMIB技術(shù)將支援35微米(micron)晶圓凸塊，現(xiàn)今在實(shí)驗(yàn)室中使用10mm連接的情況下，密度比目前使用的55mm凸塊高出2.5倍。
Shuarayev認(rèn)為EMIB技術(shù)能被用以連結(jié)FPGA與CPU、資料轉(zhuǎn)換器與光學(xué)零組件，比起2.5D堆疊技術(shù)來說，成本更低、良率更高；他補(bǔ)充說明，部分原因是它能從FPGA中移除難以處理的類比區(qū)塊。
Xilinx則在Hot Chips大會(huì)上推出VU3xP，為第四代的芯片堆疊方案，包含最多3個(gè)16奈米FPGAs與兩個(gè)DRAM堆疊；估計(jì)明年4月前可提供樣品。這也是第一款使用CCIX介面的芯片方案，支援四個(gè)連結(jié)主處理器與加速器的一致性連結(jié)(coherent links)。
基于PCIe架構(gòu)的CCIX最初運(yùn)作速度為25 Gbits/s，有33家公司支援此介面，目前IP方面由Cadence與Synopsys提供；Xilinx副總裁Gaurav Singh表示：“有許多處理器正導(dǎo)入此標(biāo)準(zhǔn)。”此外，Xilinx采用堅(jiān)固的AXI開關(guān)，自行設(shè)計(jì)了DRAM堆疊區(qū)的連接(如下)方式，與各種記憶體控制器互通。
Xilinx以16個(gè)256位元、運(yùn)作速度達(dá)到450MHz的AXI埠連結(jié)8個(gè)記憶體控制器，將其最新的FPGA連接到DRAM堆疊（來源：Xilinx）
英特爾與Xilinx都提到了設(shè)計(jì)模組化芯片時(shí)所面臨的一些挑戰(zhàn)。CoWoS制程要求芯片的最大接面溫度維持在攝氏95度以下；Singh提到，DRAM堆疊每減少一層，溫度大約會(huì)提高兩度；Shumarayev則表示，英特爾要求芯片供應(yīng)商為堆疊出貨的裸晶都是KGD (known good die)，因?yàn)榉庋b壞晶粒的成本問題一直是多芯片封裝市場(chǎng)的困擾。
2017-09-04 來源：半導(dǎo)體行業(yè)觀察
